![力晶半导体股份有限公司](http://img.czvv.com/logo/51e01ba64d600a100446195d/51e01ba64d600a100446195d.png)
力晶半导体股份有限公司 main business:hardware tool and other products. Company respected "practical, hard work, responsibility" spirit of enterprise, and to integrity, win-win, creating business ideas, to create a good business environment, with a new management model, perfect technology, attentive service, excellent quality of basic survival, we always adhere to customer first intentions to serve customers, persist in using their services to impress clients.
welcome new and old customers to visit our company guidance, my company specific address is: 新竹科学工业园区力行一路12号.
If you are interested in our products or have any questions, you can give us a message, or contact us directly, we will receive your information, will be the first time in a timely manner contact with you.
序号 | 公布号 | 发明名称 | 公布日期 | 摘要 |
1 | TWI269411 | 快闪记忆体的制造方法 | 2006.12.21 | 一种快闪记忆体的制造方法。首先,提供具有记忆胞区与周边电路区的基底。此基底中已形成图案化介电层与第一 |
2 | TW200631124 | 具有自行对准接触窗之半导体元件及其制造方法 | 2006.09.01 | 一种具有自行对准接触窗之半导体元件的制造方法。首先,于基底上形成多数个隔离结构,以定义出主动区。接着 |
3 | TW200631125 | 具有自行对准导线的结构及其制造方法 | 2006.09.01 | 一种具有自行对准导线的结构及其制造方法,首先,提供一基底,此基底中已形成多个隔离结构,且隔离结构系突 |
4 | TWI256640 | 分离式位元线结构的非挥发性半导体记忆胞 | 2006.06.11 | 一种分离式位元线结构的非挥发性半导体记忆胞,主位元线透过至少一位元线选择元件控制,来传送其电位到所选 |
5 | TW200411911 | 快闪记忆体之结构及其操作方法 | 2004.07.01 | 一种快闪记忆体之结构,此快闪记忆体元件之结构是由P型基底、设置于P型基底中之深N型井区、设置于深N型 |
6 | TW328624 | 具有闸侧气隙结构之金氧半元件的制造方法 | 1998.03.21 | 本发明提供一种具有闸侧气隙结构之金氧半元件的制造方法。在闸极结构的侧壁形成一氮化侧壁子,用来保留气隙 |
7 | TW333682 | 制作动态随机存取记忆胞之复合皇冠形电容之方法 | 1998.06.11 | 利用半球形晶粒之矽做为蚀刻罩幕形成复合柱状介电层,再以此结构做为蚀刻罩幕将第一复晶矽层蚀刻,第二复晶 |
8 | TW357428 | 积体电路之香菇形电容器的结构及其制造方法 | 1999.05.01 | 一种积体电路之香菇形电容器的结构及其制造方法,首先在半导体基板上,形成一场效电晶体和位元线后,接着形 |
9 | TW411747 | 覆晶式堆叠封装及其制造方法 | 2000.11.11 | 一种覆晶式堆叠封装,包括一印刷电路板,印刷电路板上有两个表面,且印刷电路板上的两个表面上均有一片晶片 |
10 | TW200410402 | 快闪记忆体之制造方法 | 2004.06.16 | 一种快闪记忆体之制造方法,此方法系先提供已形成有第一闸极结构与第二闸极结构之基底,且第一闸极结构与第 |
11 | TW200412624 | 一种制作闸极的方法 | 2004.07.16 | 本发明提供一种于一半导体基底上制作一闸极的方法,该半导体基底表面包含有一第一氧化层、一导电层、一金属 |
12 | TWI220548 | 半导体元件缺陷的检测方法 | 2004.08.21 | 一种半导体元件缺陷的检测方法,此半导体元件至少是由基底、闸极、插塞、绝缘层与导线所构成,其中插塞电性 |
13 | TWI229376 | 一种毗连接触元件结构及其制法 | 2005.03.11 | 本发明系提供一种毗连接触元件结构,包含有一基底,其上具有至少一电晶体,该电晶体具有一侧壁子;一第一离 |
14 | TWI246187 | 多阶记忆胞 | 2005.12.21 | 一种多阶记忆胞,包括基底、穿隧介电层、电荷陷入层、顶介电层、闸极以及源极/汲极区。其中,穿隧介电层、 |
15 | TWI249819 | 非挥发性记忆体的制造方法 | 2006.02.21 | 一种非挥发性记忆体的制造方法,首先提供一基底,并于此基底上依序形成第一介电层、电荷陷入层及第二介电层 |
16 | TWI253719 | 快闪记忆体之制造方法 | 2006.04.21 | 一种快闪记忆体之制造方法,首先于基底上形成具有多数个第一开口之罩幕层。然后,于第一开口底部形成穿隧介 |
17 | TWM295790 | 半导体反应室元件固定装置 | 2006.08.11 | 一种半导体反应室元件固定装置,藉由将固定圆形顶板(Shower head)的支撑架自晶圆进出反应室的 |
18 | TW200707774 | 元件隔离结构的制造方法 | 2007.02.16 | 一种元件隔离结构的制造方法。首先提供可区分为记忆胞区与周边电路区的基底。然后,于记忆胞区上形成第一堆 |
19 | TW200725817 | 非挥发性记忆体与浮置闸极层的制造方法 | 2007.07.01 | 一种非挥发性记忆体的制造方法,此方法系先提供基底,并于基底上形成一层罩幕层。之后,于罩幕层与基底中形 |
20 | TW200735266 | 半导体结构及其制作方法 | 2007.09.16 | 一种半导体结构的制作方法,首先,提供一基底。接着,于基底中形成井区。然后,基底中形成浅沟渠隔离结构。 |
21 | TW200739305 | 即时制程管制方法 | 2007.10.16 | 一种即时制程管制方法,适用于整合性机台之制程管理;每当那些半导体元件其中之一完成量测时,则传送半导体 |
22 | TW200805581 | 浮置闸极与非挥发性记忆体之制造方法 | 2008.01.16 | 一种浮置闸极的制造方法,先提供基底,基底中已形成有隔离结构,且隔离结构的顶面高于基底顶面,继而于基底 |
23 | TW200805579 | 快闪记忆体的制作方法 | 2008.01.16 | 一种快闪记忆体的制作方法,此方法是先提供一基底,此基底上已形成有多个隔离结构,且隔离结构之间的基底上 |
24 | TW200812009 | 高耦合比之非挥发性记忆体的制造方法 | 2008.03.01 | 一种记忆体的制造方法,此方法例如是先提供一基底,基底上已形成有第一介电层与图案化之罩幕层。于基底中形 |
25 | TW200935441 | 反及闸型非挥发性记忆体及其操作方法 | 2009.08.16 | 一种反及闸型非挥发性记忆体,具有多条位元线与虚拟位元线。每一位元线与第一选择闸极线、多条字元线及第二 |
26 | TWI255339 | 一种利用微区覆膜进行缺陷分析之方法 | 2006.05.21 | 本发明系提供一种利用微区覆膜进行缺陷分析的方法,该方法包含有提供一基板,其上包含有至少一缺陷,于该缺 |
27 | TWI255507 | 一种自动对准金属矽化物制程 | 2006.05.21 | 一种自动对准金属矽化物制程,其步骤包含提供一半导体基底,该半导体基底之一第一区域表面包含有复数个MO |
28 | TWI269399 | 针测装置及系统 | 2006.12.21 | 一种针测装置及系统,此针测装置采用较大的电路板配置测试元件,同时改变电路板上各个测试元件的布局,因此 |
29 | TW200737429 | 半导体设备之储存容器 | 2007.10.01 | 一种半导体设备之储存容器适于储存半导体设备所需之原料,此半导体设备之储存容器包括一备料槽与一洒水系统 |
30 | TW200737418 | 非挥发性记忆体的制造方法 | 2007.10.01 | 一种非挥发性记忆体的制造方法,先在基底上依序形成介电层、导体材料层与图案化光阻层。然后,移除部分导体 |
31 | TW200631131 | 半导体元件之制造方法以及插塞的制造方法 | 2006.09.01 | 一种半导体元件的制造方法,其适用于一基底,基底上形成有一第一导电结构与一第一介电层,第一介电层覆盖第 |
32 | TW399304 | 具有反T闸极轻掺杂结构之低光罩数目互补式金属氧化物半导体制程 | 2000.07.21 | 一种具反T闸极轻掺杂结构之CMOS制程,运用六道光罩。第一光罩形成场氧化区,第二光罩作为P井布植的罩 |
33 | TW200408045 | 绝缘层上有矽元件之结构 | 2004.05.16 | 一种绝缘层上有矽元件之结构,此结构是由绝缘层上有矽基底、电晶体与控制电晶体所构成。其中,电晶体设置于 |
34 | TWI269363 | 防止击穿的半导体元件及其制造方法 | 2006.12.21 | 一种防止击穿的半导体元件,此防止击穿的半导体元件包括一基底、多数个沟渠式元件以及至少一隔离区域。沟渠 |
35 | TW200733120 | 电力装置 | 2007.09.01 | 本发明提出一种电力装置,适于耦接至多个负载端。此电力装置包括至少一电源、一第一汇流排、多个第一线路、 |
36 | TW396499 | 动态随机存取记忆体之电容制作方法 | 2000.07.01 | 本发明利用介于硼磷矽玻璃与二氧化矽间之高选择性蚀刻形成皇冠形结构做为电容之底部电极。组成为硼磷矽玻璃 |
37 | TW321787 | 动态随机存取记忆体电容之制作方法 | 1997.12.01 | 本发明利用利用介于硼磷矽玻璃(BPSG)与二氧化矽(SiO2)间之高选择性蚀刻形成皇冠形复晶矽结构做 |
38 | TW460987 | 积体电路压模残胶截断装置及方法 | 2001.10.21 | 一种积体电路压模残胶截断装置及方法,其装置包括有一承架、一胶头压板弹簧、一胶头真空吸头、至少一个承架 |
39 | TW200737426 | 非挥发性记忆体及其制造方法 | 2007.10.01 | 一种非挥发性记忆体具有下列构件。多数个隔离结构平行设置于基底中,以定义出主动区,并往第一方向延伸。多 |
40 | TW355829 | 动态随机存取记忆体之电容制作方法 | 1999.04.11 | 本发明利用介于硼磷矽玻璃与二氧化矽间之高选择性蚀刻形成具有复数水平指状物之柱状体复晶矽结构做为电容之 |
41 | TWI282554 | P型通道记忆体的操作方法 | 2007.06.11 | 一种P型通道记忆体的操作方法,此P型通道记忆体至少是包括:基底、位于基底上的闸极、位于基底与闸极之间 |
42 | TW200737424 | 单次可程式记忆体及其制造方法 | 2007.10.01 | 一种单次可程式记忆体,包括基底、多个隔离结构、第一电晶体与第二电晶体。隔离结构设置于基底中,定义出主 |
43 | TW200818514 | 具有隔离结构的非挥发性记忆体及其制造方法 | 2008.04.16 | 一种非挥发性记忆体的制造方法,先提供一基底,基底上已形成有多个隔离结构,相邻二隔离结构定义出一主动区 |
44 | TW200818407 | 隔离结构的制造方法 | 2008.04.16 | 一种隔离结构的制造方法,包括提供一基底,基底上设置有一层介电层与一导体层,导体层位于介电层上,且导体 |
45 | TW399215 | 预充电装置 | 2000.07.21 | 本案系关于一种预充电(precharged)装置,其系可应用于包含一第一及第二位元线(bit lin |
46 | TW200829901 | 超微量分析之取样瓶及其取样方法 | 2008.07.16 | 本案揭示一种超微量分析之取样瓶及其取样方法,以有效防制超微量分析之前置取样污染。该方法至少包含步骤a |
47 | TWI291205 | 硬罩幕层与半导体元件的制造方法 | 2007.12.11 | 一种硬罩幕层的制造方法。于基底上形成一层罩幕层。于罩幕层上形成一层图案化光阻层。图案化光阻层具有数个 |
48 | TW200630764 | 决定机台派工顺序的方法以及使用该方法的制造系统 | 2006.09.01 | 一种决定机台派工顺序的方法,其使用于一半导体制造系统。于该半导体制造系统中提供至少一第一机台与一第二 |
49 | CN2924591Y | 光掩模盒 | 2007.07.18 | 本实用新型公开一种光掩模盒,此光掩模盒包括盒体、上盖与前盖。盒体包括底板、第一侧板、第二侧板、第三侧 |
50 | TWI282618 | 非挥发性记忆体及其制造方法与操作方法 | 2007.06.11 | 一种非挥发性记忆体,包括多数个记忆胞行。各记忆胞行设置于n型基底上,并由彼此无间隙的串联连接在一起多 |
![](http://sw-static.czvv.com/public/images/company/title_l.gif)